本章では、教育用プロセス技術（sky130や0.18µm）を題材に、
MOSトランジスタの動作原理・信頼性・設計ルール・PDKといった「設計の起点となる基盤技術」を学びます。
単なるデバイス物理だけでなく、設計ルールやPDK（Process Design Kit）としてどう表現されるかに注目し、
アナログ・デジタル設計の共通土台を理解することを目指します。
4.1 教材としてのMOS寸法と対象プロセス
└ 0.18µmやsky130プロセスを対象とした寸法設定の意味と背景を整理します。
4.2 MOSトランジスタの動作原理と特性
└ Vth、Id-Vg特性、gm、サブスレッショルドなど、基本特性を定量的に整理します。
4.3 個別信頼性（BTI, HCIなど）
└ バイアス温度劣化（BTI）やホットキャリア注入（HCI）などの劣化現象とモデル化を扱います。
4.4 デザインルールと寸法規則の意味
└ 設計ルールの背後にあるプロセス制約や歩留まり設計との関係を解説します。
4.5 PDKと設計基盤の構築（sky130を中心に）
└ PDKに含まれるライブラリ、シミュレーションモデル、レイアウトルールの全体像を掴みます。
前章（第3章）では、微細化に伴うプロセス技術の限界と、
設計可能性を保つための構造進化・信頼性課題を整理しました。
本章では、それを受けて「設計者が扱うMOSトランジスタ」を物理・寸法・PDKの観点で深掘りし、
アナログ／デジタル両面の設計基盤を構築するための知識を整理します。
次章（第5章）では、ここで扱ったPDKやルールを活用し、
SoC設計フローとEDAツールへと発展させます。