4.3 MOSトランジスタの信頼性劣化：BTIとHCI
MOSトランジスタは、長時間のストレスや高温・高電圧動作により、
しだいに劣化し、特性が変化していきます。
本節では、特に代表的な劣化要因である
BTI（Bias Temperature Instability）と
HCI（Hot Carrier Injection） を中心に、
その物理メカニズム・影響・設計的考慮を解説します。
1. BTI（Bias Temperature Instability）
🔍 概要
- ゲートに正負のバイアスをかけたまま高温環境にさらすと、
酸化膜／界面にトラップ（捕獲中心）が発生
- これにより、Vth（しきい値電圧）が徐々に変動
🔹 NBTI / PBTI の違い
| 効果 |
主な影響 |
主対象 |
| NBTI（負） |
Vth増加（遅延増大） |
PMOS（負Vgs動作時） |
| PBTI（正） |
Vth変動（主に高kゲート） |
NMOS（HKMG使用時） |
🧠 教育的視点
- NBTIによるPMOS遅延劣化が、SRAM・リフレッシュタイミングなどで問題に
- 対策として、デューティ比制御・セルのばらけ配置・エージング補正回路など
2. HCI（Hot Carrier Injection）
🔍 概要
- 高Vds動作時、チャネル内のキャリアが高エネルギーを得て、
酸化膜に注入・トラップされる
- 主に NMOSの飽和領域動作で顕著
🔥 主な現象
- ゲート絶縁膜にトラップ電荷形成
- Vthの変化、Idの低下（gm低下）、遅延の増大
🧠 設計での考慮点
- 高Vdsかつスイッチング頻度が高いトランジスタはHCIに要注意
- レイアウトでは ドレイン端に保護構造（e.g. LDD、空乏拡張など）を導入
3. 特性変動とモデル化の概念
| 項目 |
BTI |
HCI |
| 主因 |
高温×バイアス |
高電界×高周波動作 |
| 主効果 |
Vth変動 |
gm・Id劣化、Vthシフト |
| 回復性 |
一部あり（リラックスで回復） |
基本的に不可逆 |
| モデル化 |
$\Delta V_{\text{th}} \propto t^n$ （加速因子） |
使用率×Vds依存で劣化率予測可能 |
教育では、ストレス→測定→回復の実験シナリオが有効（擬似でも可）
4. 教材プロセスでの扱い（sky130 / 0.18µm）
- sky130 や 0.18µm のPDKには、経年劣化モデルが含まれていない場合が多い
- 教材では、以下のような模擬実験・定性的理解が有効：
| 教材手法 |
内容 |
| Vth変動の仮想パラメータ付加 |
SPICEでΔVthを与えて劣化後挙動を観察 |
| gm劣化の可視化 |
Id低下の波形変化を確認（論理遅延） |
| 高Vds・高温条件による応答変化の演習 |
温度・電圧スイープによる波形変化を体験的に理解 |
5. 今後への接続と位置づけ
- これらの信頼性問題は、「設計時には正常でも、長期使用で劣化が顕在化する」ことを教える
- 教材では、寿命設計・ディレーティング・セル選択の判断につながる概念として導入する
👉 次節では、これら物理特性・劣化を踏まえて
設計ルールとレイアウト寸法がどのように決まるのかを扱います。
👉 4.4 デザインルールと寸法規則の意味