Edusemi-v4x

📘 基礎編 第5章：SoC設計フローとEDAツール

本章では、MOS特性・PDK・デザインルールなどの基盤知識を活用して、
実際のSoC（System on Chip）設計フローを体系的に学びます。

RTL設計・論理合成・配置配線・タイミング検証・テスト構造など、
現代の量産SoC設計における主要な要素技術を、章立てで解説します。

---

節構成

• 5.1 SoC設計全体フローと開発視点
  └ RTL設計からGDS出力までの流れ、開発工程の俯瞰

• 5.2 標準セルとセルベース設計
  └ 標準セルライブラリの役割、論理合成との関係、セル構造の例

• 5.3 クロックとタイミング設計（STA入門）
  └ セットアップ/ホールド時間、クロックツリー設計、STAの基本

• 5.4 電源・リセット・I/O設計の基礎
  └ 電源構成、リセット回路、パッドリング、I/O制御の考慮点

• 5.5 テスト構造（スキャン、JTAG、BIST）
  └ DFTの基本構造、スキャンチェーン、JTAGやBIST導入の意義

---

教育的ねらい

• SoC開発工程の全体像と構成要素を理解する
• 標準セル設計と物理設計の実務的接点を体験的に学ぶ
• STAやDFTといった実務に必須の技術の基礎を導入する

---

前章との接続

前章（第4章）では、MOSトランジスタの特性・寸法ルール・PDKを通して
製造可能な設計基盤を確立しました。

本章では、それを用いてSoCとして動作する回路の設計と検証を行うステージに進みます。

---

次章への導入

次章（第6章）では、完成したSoCがどのようにウエハ上でテストされ、パッケージされ、製品化されるかを学びます。

---