Edusemi-v4x

⏰ 応用編第9章：PLLとクロック設計

クロックはすべての同期動作の基準であり、LSI設計において最も重要な信号のひとつです。
その中でも、PLL（Phase-Locked Loop） は高精度なクロックを生成・整形する中心的な構成要素です。

本章では、PLLの動作原理から始まり、スキュー・ジッタといった実装上の課題と対策、さらにクロックツリー設計による遅延最適化まで、クロック設計の基礎から応用までを体系的に学びます。

ファイル名	内容
`pll_basics.md`	PLLの基本構造と動作原理。VCO、PFD、ループフィルタの役割
`clock_tree_design.md`	CTSによるクロック遅延最小化とスキュー均一化
`jitter_and_skew.md`	ジッタ・スキューの理解と対策。STAやシールド設計にも言及