🔧 pll_basics.md – PLLの基本構造と動作原理
PLL Basics and Operation Principles
📘 概要｜Overview
PLL（Phase-Locked Loop） は、基準信号（通常は外部クロック）に対して
位相と周波数を一致させる回路構成であり、SoC/ASIC内の内部クロック生成に広く使用されます。
In this section, we explain the basic structure of PLL, the role of each block, and the principle of frequency synthesis.
🧱 PLLの基本構成｜Basic Components of a PLL
典型的なPLLは、以下の5つの主要ブロックで構成されます：
| ブロック名 | 英語名 | 役割｜Role |
|---|---|---|
PFD |
Phase Frequency Detector | 位相差・周波数差の検出 |
CP |
Charge Pump | 差に応じた電流出力 |
LPF |
Loop Filter | 高周波成分の除去と電圧変換 |
VCO |
Voltage Controlled Oscillator | 電圧に応じて周波数変化 |
Divider |
Frequency Divider | VCO出力の分周（÷N） |
flowchart TB
%% ===== Nodes =====
Ref([Ref Clock<br/>基準クロック])
PFD([PFD<br/>Phase-Frequency Detector<br/>位相・周波数検出])
CP([CP<br/>Charge Pump<br/>電流出力])
LPF([LPF<br/>Loop Filter<br/>平滑・電圧変換])
VCO([VCO<br/>Voltage-Controlled Oscillator<br/>電圧制御発振器])
DIV([Divider ÷N<br/>分周器])
%% ===== Flow =====
Ref --> PFD --> CP --> LPF --> VCO
VCO -- f_out --> DIV -- feedback --> PFD
%% ===== Style =====
classDef blk fill:#f3f0ff,stroke:#6c4ccf,stroke-width:2px,rx:6;
class Ref,PFD,CP,LPF,VCO,DIV blk;
🔄 周波数合成の原理｜Frequency Synthesis Principle
- PLLは、基準信号とVCO出力の位相差を最小化するようループ制御します。
- 分周器（÷N）を用いることで、N倍の出力周波数を生成できます。
- 出力周波数の関係式：
f_out = N × f_ref
- 例：外部クロック
f_ref = 25MHz、分周比N = 20→ 出力f_out = 500MHz - 電源電圧や温度変動にも追従するため、高信頼な周波数合成が可能です。
🎓 教材的意義｜Educational Significance
- PLLは高精度クロック生成の要であり、タイミング設計や同期システムの根幹技術です。
- アナログとデジタルの融合設計例として、回路系・物理設計教育の題材にも最適です。