補足資料：FinFETとGAAの構造・特性・設計影響の比較まとめ
本資料では、先端ノードにおける2つの主流トランジスタ構造――FinFET（Fin型トランジスタ）とGAA（Gate-All-Around）Multi-Nanosheet FET――について、以下の観点から比較を行う。
- 物理構造と製造プロセス
- 電気特性（ゲート制御性・短チャネル効果など）
- 設計への影響（ライブラリ・レイアウト制約・寄生要素）
🔸 比較1：物理構造
| 項目 |
FinFET |
GAA Multi-Nanosheet FET |
| チャネル形状 |
垂直Fin構造 |
水平方向ナノシート構造 |
| ゲート包囲率 |
3面（両側＋上面） |
4面（完全包囲） |
| チャネル数制御 |
Finの本数 |
シート数（3〜5枚） |
| 対象ノード |
22nm〜5nm |
5nm〜2nm（GAA世代） |
🔸 比較2：製造プロセスの特徴
| 項目 |
FinFET |
GAA |
| チャネル形成 |
Finエッチ＋STI埋込 |
Si/SiGeエピ＋犠牲層除去 |
| 困難工程 |
Fin寸法制御・RIE異方性 |
スーパーラティス堆積・SiGe選択エッチ |
| メタルゲート形成 |
リセス＋コンフォーマル成膜 |
空洞構造内への完全包囲形成 |
| CMP・平坦化 |
STI/Polyなど複数回 |
エピ堆積面＋Dummy Gateの多段CMP |
🔸 比較3：電気特性（代表値）
| 特性項目 |
FinFET |
GAA |
備考 |
| SS（Subthreshold Slope） |
~70 mV/dec |
~65 mV/dec |
GAAの方が優秀 |
| DIBL |
60–80 mV/V |
<50 mV/V |
短チャネル耐性あり |
| オン電流（Ion） |
高 |
同等または高 |
設計条件に依存 |
| オフ電流（Ioff） |
数nA/μm |
より低い |
より強いゲート制御性 |
🔸 比較4：設計影響
| 項目 |
FinFET |
GAA |
| PDK特性 |
Fin数＝離散化設計 |
Sheet数も基本的に離散 |
| ライブラリ構成 |
多Finサイズ展開 |
シート数＋幅で構成 |
| レイアウト自由度 |
高め（長年の成熟） |
現状制限多め（配線層、DPT対応など） |
| RC抽出 |
Fin寸法精度が支配 |
空洞構造と3D寄生が重要 |
🔸 今後の展望と位置づけ
| 項目 |
FinFET |
GAA |
| 技術成熟度 |
量産済（Intel 22nm以降） |
5nm〜2nmで本格導入中 |
| 将来性 |
高密度対応限界あり |
CFET・3D統合への橋渡し構造 |
| 設計対応 |
ライブラリ/EDA成熟 |
過渡期（対応中） |
🔸 図版リンク（予定）
images/finfet_vs_gaa_structure.png：両構造の比較断面images/finfet_vs_gaa_table.png：本比較表の図示版images/rc_model_finfet_gaa.png：RCモデルの違い
備考
この比較は f1_4_comparison.md（第1章 第4節）と連携し、講義・教材の補強資料として使用することを想定しています。
より詳細な工程差異は以下を参照：
ライセンスと著者
MITライセンスにて公開。
著者：三溝 真一（Shinichi Samizo）
連絡先：shin3t72@gmail.com