1.4 FinFETとGAAの比較：構造・性能・設計影響の視点から
概要
本節では、FinFETとGAA（Gate-All-Around）Multi-Nanosheet FETの間にある構造的・電気的・設計上の違いを体系的に比較し、それぞれの技術的優位性と限界を明らかにする。
FinFETは22nm世代以降の主流構造として確立されたが、GAAはその後継として2nm世代以降のスケーリングを支える鍵技術である。両者の比較を通じて、設計者・エンジニアがそれぞれのデバイス選定に必要な基礎理解を深めることを目的とする。
1.4.1 ゲート構造とチャネル制御性
| 項目 |
FinFET |
GAA |
| ゲート包囲面 |
3面（両側面＋上面） |
4面（全面） |
| チャネル制御性 |
良好（SS ~70 mV/dec） |
優秀（SS ~60 mV/dec以下） |
| DIBL特性 |
~70 mV/V |
~50 mV/V以下 |
| オフリーク電流 |
数nA/µm |
数百pA/µmまで低下可能 |
1.4.2 構造形成と製造難易度
| 項目 |
FinFET |
GAA |
| Fin形成 |
Si基板上に立てる（STI上） |
Si/SiGe積層 → ナノシート選択エッチ |
| ゲート形成 |
包囲性は高いが空洞なし |
空洞部へのゲート堆積が必須（ALD重要） |
| 歪み導入 |
SiGe S/D, Stress linerなど |
ナノシート自体にストレス制御可能 |
| 成膜均一性 |
比較的容易 |
難しい（3D空間へのConformal性必要） |
1.4.3 性能とスケーリング適性
| 項目 |
FinFET |
GAA |
| ドライブ能力 |
高（複数Finで拡張） |
高（複数シートで拡張） |
| 電源電圧依存性 |
中程度 |
低く安定（Variability耐性も高） |
| スケーリング限界 |
≒ 5nm程度 |
2nm以降に最適化可能 |
| 次世代対応 |
CFETへの橋渡しに限界あり |
CFETとの統合が視野に入る（N/P重ね可能） |
1.4.4 設計上の違い
| 項目 |
FinFET |
GAA |
| Wの定義 |
Fin数による離散化 |
シート数による離散化 |
| 標準セル設計 |
2-Fin, 3-Fin構成など |
3-sheet, 5-sheet構成など |
| PDK制約 |
Finピッチ、Fin高さなど |
シート間隔、リリース制限など |
| 配線影響 |
Fin高さによる層間容量影響 |
シート層とBEOLのRC結合に注意 |
1.4.5 将来展望と技術選定指針
| 観点 |
FinFET |
GAA |
| 現行ノード実績 |
22nm〜5nm主力 |
3nm試作・2nm量産で進行中 |
| 技術成熟度 |
製造・設計ノウハウ豊富 |
PDK・量産ノウハウは発展途上 |
| 今後の発展性 |
漸進的改善 |
GAA→CFET→VTFETなど飛躍的発展性あり |
| 設計戦略 |
Finベースのセル活用継続可 |
GAA特化セル構築が必要（置換不可） |
図版リンク（予定）
images/finfet_vs_gaa_structure.png：構造比較断面図images/finfet_vs_gaa_gatewrap.png：ゲート包囲の違いimages/finfet_vs_gaa_scaling.png：スケーリングロードマップ比較
まとめ
FinFETとGAAは、トランジスタのゲート構造を進化させる二大アプローチであり、設計・製造・信頼性・スケーリングすべての面において異なる特徴を有する。特にGAAは今後のノード展開での中核技術であり、設計思想やPDKとの向き合い方も再定義されることになる。
本節を通じて、技術選定・設計アプローチ・スケーリング戦略に対する体系的理解を深めることができる。