Edusemi-v4x

🤖 応用編第7章：自動化と実装検証技術

📘 概要

本章では、RTL設計から物理レイアウト検証までに対応した自動チェック技術の体系を解説します。
Lint、DRC、LVS、STAなどの静的検証に加えて、OpenLaneやGitHub Actionsを活用したCI/CD構築まで踏み込み、
現代的なEDA設計と教育的フローの両立を目指します。

設計品質の自動検証と、繰り返し可能なフローの構築手法を習得することが本章の目的です。

📂 セクション構成

ファイル名	内容
`lint_and_static_check.md`	Verilogの静的解析とLintチェックの基本（構文・記述スタイル）
`drc_lvs_erc.md`	DRC / LVS / ERC の検証フローとツール操作（物理検証の三本柱）
`openlane_validation.md`	OpenLaneによる配置配線後の自動検証とログ解析（フローへの統合）
`ci_cd_designflow.md`	CI/CDでの設計検証自動化とGitHub Actionsの活用（継続的設計検証）

🎯 対象読者

RTL設計の品質検証を学びたい初学者・学生
DRC/LVSなどの物理検証に実務的理解を深めたい設計者
教育用EDAフロー（OpenLaneなど）を体系的に運用したい講師・研究者

✅ 本章のねらい

設計初期から物理段階までの検証手法とツール操作を体系的に理解
Lint〜DRC/LVS〜CI/CDまでの一貫した検証フローを自動化
OpenLaneとGitHub Actionsを活用し、教育・PoC向けの再現性ある開発環境を構築