Edusemi-v4x

⚡ LDMOS（Laterally Diffused MOS）

---

📘 概要

LDMOS（Laterally Diffused MOS）は、高電圧に対応するための特殊なMOSトランジスタ構造です。
ドレイン・ソース間の距離を横方向に拡張し、電界分布を制御することで、100V〜数百Vクラスの動作が可能となります。

主に以下の用途で活用されます：

• パワーマネジメントIC（PMIC）
• モータ・LEDドライバ
• 車載用SoC（高耐圧インタフェース含む）

---

🏗️ 構造と設計ポイント

GATE
│
┌────┬────────────┬────┐
│ P  │ Drift領域（低ドープN）│N+ D│
│Sub │─────────────────────┘
└────┘
 ← Lateral方向に拡散

• Drift領域（低濃度n型）：高耐圧化に寄与。ただし抵抗増加のトレードオフあり
• P型基板とN型ドレインの間の電界制御が耐圧を決める
• RESURF設計（Reduced Surface Field）により耐圧とオン抵抗のバランスを最適化

---

📐 特性と設計パラメータ

項目	備考
耐圧範囲	30V〜700V（構造依存）
オン抵抗	Drift長に比例。低抵抗化にはセル配置工夫が必要
ゲート酸化膜	通常MOSより厚膜化（>10nm）で絶縁破壊防止
寄生トランジスタ	高電圧印加時のラッチアップ防止策が重要

---

🧪 実装上の注意点

• 空乏層拡張方向を考慮したレイアウト設計（セル間空間・ガードリング）
• 寄生npn構造の抑制：ラッチアップ・ゲート破壊の予防が重要
• 熱分布：ドレイン周辺に集中しがち → 熱設計も併用

---

📚 教材的意義

• 高電圧領域での電界制御と拡散設計の関係が明確
• 低耐圧CMOSとの統合設計を行う際の構造的な視野を育てる
• デバイス単体ではなくシステムの電源ブロック設計にも接続

---

🔗 関連項目・章

• hvcmos.md：CMOSプロセス互換での高耐圧化技術
• layout_rules.md：LDMOSレイアウト制約と最適化
• 基礎編 第4章：MOS構造と寄生素子の理解

---

© 2025 Shinichi Samizo / MIT License