Edusemi-v4x

2.1 チップレット化の背景と技術潮流

🔰 なぜチップレットなのか？

SoC（System-on-Chip）による高集積化は長らく主流でしたが、以下のような課題が限界として現れています：

微細化に伴う製造コストの急増（EUV装置や歩留まり低下）
巨大SoCによるリスクの集中（全体リスピンの高コスト）
多機能化とプロセス適合性のトレードオフ（高性能ロジックと高精度アナログの混載困難）

これらを回避するため、機能単位で分割した複数ダイを1パッケージに集積する「チップレット（Chiplet）」アーキテクチャが登場しました。

🔧 チップレット技術の要素

項目	内容
構成単位	複数の小型ダイ（chiplet）をパッケージ上で再構成
接続手法	高密度配線（Interposer, TSV, μ-Bump, Hybrid Bondingなど）
設計思想	機能分離によるプロセス最適化・再利用性・リスク低減

🌐 代表的な実装例（後節に詳細）

AMD：Infinity Fabricで接続されたマルチダイ（Ryzen, EPYC）
Intel：Foveros, EMIBを活用した3D/2.5Dアーキテクチャ
Apple：M1 Ultraに見られるチップ連結技術（UltraFusion）

🌀 技術潮流と今後の動向

年代	トレンド	備考
～2020	モノリシックSoC	高集積＋1ダイ設計が主流
2020〜	2.5Dパッケージ	Siインターポーザ、HBMとの併用
2023〜	3D集積	TSV・Hybrid Bondingによる垂直配線
今後	Chiplet Platform化	標準I/F（UCIeなど）による業界間展開

🧩 次節への接続

次節 2.2：2.5D実装技術では、シリコンインターポーザを用いた実装や、TSMC CoWoSといった技術の詳細を扱います。