ESD保護素子の設計だけでは不十分であり、物理レイアウト上で適切な配置・接続パスを確保することがESD耐性を左右します。
高電流を逃がすには、「**広い配線パス」「短い距離」「確実な接地」」が必要です。
このセクションでは、ESD設計におけるレイアウト技術の要点を解説します。
[I/Oパッド]──[ESD素子]──[制限抵抗]──[本回路]
Top View(例):
┌──────────────┐
│ P+ GND Ring │ ← 接地
│ │
│ ESD Device │ ← 内部素子
│ │
│ N+ VDD Ring │ ← 保護電圧
└──────────────┘
項目 | 内容 | 設計意図 |
---|---|---|
配線幅 | ESD電流に耐える太さ(数μm以上) | 熱損傷防止 |
接地経路 | GND/VSSへの短距離接続 | 電位上昇防止 |
シールド | ESD電界が隣接回路に及ばないようにメタルシールド | ノイズ抑制 |
対称性 | 双方向I/Oでは左右対称な構成 | 保護性能の均等化 |
esd_spec.md
:ESD試験モデル(HBM, MM, CDMなど)と評価項目へ© 2025 Shinichi Samizo / MIT License