3.3 配線技術とリソグラフィ補正の進化
本節では、CMOS技術における配線技術の進化と、それを支えるリソグラフィ補正・平坦化技術について解説します。
AlからCuへ、単層から多層へと進化した配線構造は、RC遅延、信頼性、製造限界のすべてに影響を与えました。
また、露光限界を克服するために導入されたOPC（Optical Proximity Correction）やハーフトーンマスク、
それらの前提となるCMP（Chemical Mechanical Polishing）の役割も不可欠です。
⚙️ 配線材料の変遷：Al → Al-Cu → Cu
▶ AlからAl-Cu合金へ
- Al配線は加工が容易だが、エレクトロマイグレーション（EM）に弱い
- 対策としてCuを微量添加 → Al-Cu合金が主流に
- Cu拡散防止バリアは不要なためプロセス簡便
▶ Cu配線の登場とダマシン技術
- 0.13µm以降、配線抵抗とRC遅延の低減のためCu配線が導入
- 高速動作とEM耐性に優れるが、プロセスが複雑化
- → ダマシンプロセス：絶縁膜に溝を掘り、Cuを埋め、CMPで余剰除去
⏱️ RC遅延とパフォーマンス制約
- 微細化により配線幅・間隔が縮小 → 抵抗（R）・寄生容量（C）が増加
- 配線遅延：τ = R × C により信号速度が制約
- 多層化やLow-k絶縁膜（誘電率の小さい材料）でRC値を低減
🧼 CMPによる表面平坦化技術
- STIや多層配線により、プロセス表面の凹凸が増大
- → リソグラフィ限界、被膜精度の悪化、配線寸法の乱れを引き起こす
▶ CMPとは
- Chemical Mechanical Polishing
- 酸化膜や絶縁膜の表面を、化学反応＋機械研磨で平坦化
- 均一な露光・堆積・エッチングを可能にする基盤技術
▶ 用途
- STI形成後のSiO₂除去
- ダマシン配線におけるCu過剰分の除去
- 多層配線における層間絶縁膜（ILD）の整形
📌 CMPなくしては、現代のCMOSプロセスは成立しない。
🧩 多層配線構造と寸法制約
- M1〜M5/M6まで拡張され、用途別に階層構造を形成
- 下層：細ピッチロジック用
- 上層：パワーライン、バスライン
- 配線幅・スペース・ビア寸法が厳格化 → 設計自由度が制限
🔍 OPC（Optical Proximity Correction）の導入
- λ（露光波長）より微細な寸法をパターン化するには補正が不可欠
- OPC：レイアウトに補助形状・端部補正を加えて露光像を最適化
- 効果：
- Line-end shortening対策
- Corner rounding補正
- Dense/Isolatedライン差の緩和
🖨️ ハーフトーンマスクと解像度限界対策
- ArF露光（193nm）では、パターン寸法との乖離が顕著に
- → ハーフトーンマスクで透過率を連続的に制御し、コントラストを改善
- 細線パターンの忠実性・エッジ位置精度の確保に不可欠
🧠 図解候補（別途追加）
- 配線断面図（M1〜M5構造、ダマシン例）
- CMP工程図（研磨対象とエッジ凹凸の除去）
- RC等価回路図（簡易な信号遅延モデル）
- OPC適用前後のパターン比較
- ハーフトーンのグレースケールマスク断面模式図
🧭 本節のまとめと次節への接続
- 配線材料（Al-Cu→Cu）、構造（多層化）、プロセス（ダマシン＋CMP）が総合して性能と信頼性を支えている
- リソグラフィ補正（OPC・ハーフトーン）なくしては、寸法限界は越えられなかった
- これらの技術が確立されても、微細化によるばらつき・信頼性問題は避けられなかった
👉 次節 3.4 では、DIBL、リーク電流、Vthばらつき、HCIなど、設計可能性に影響を与える物理現象と信頼性劣化を扱います。