【半導体】🛡️ 21. ウエハテストはなぜ「最後の防衛線」なのか

― 不良を選別し、後工程への流出を防止する評価工程

topics: [“半導体”, “ウエハテスト”, “WAT”, “品質”, “歩留まり”]

🧭 はじめに

ETEST が製造工程の状態を監視する評価工程であるのに対し、
ウエハテスト（WAT: Wafer Acceptance Test） は
製品チップそのものを対象とした 選別工程 です。

WAT の目的は明確です。

規定仕様を満たさないチップを後工程へ投入しないこと

本記事では、

• WAT が判断している内容
• 「最後の防衛線」と位置づけられる理由
• 温度試験および D値が果たす役割

を、量産工程における実務的観点から整理します。

🔍 WATの定義と評価対象

WAT は 製品テスト工程 であり、
測定対象はスクライブ構造ではなく 製品チップ です。

主な評価項目は以下のとおりです。

• Open / Short（配線断線・短絡）
• スタンバイ電流（Ioff）
• 動作電流（Icc）
• ファンクション（論理・I/O動作）

これらの評価は、

製品として成立するかどうか

を判断するために行われます。

WAT においては、不良の原因が
工程起因か設計起因かを区別することは目的ではありません。

⚙️ 判断基準としてのWAT

WAT の判断基準は単純です。

• 規定条件で動作するか
• 規定電流範囲に収まっているか

ここでは、

なぜ不良になったかは問わない

という点が重要です。

原因究明は後段の不良解析（FA）に委ねられ、
WAT では 合否判定のみ が行われます。

🌡️ 温度試験が行われる理由

WAT は通常、複数の温度条件で実施されます。

• RT（Room Temperature：常温）
• HT（High Temperature：高温）
• LT（Low Temperature：低温）

それぞれの目的は以下のとおりです。

• 高温試験：
  リーク電流増加、絶縁劣化、ラッチアップ兆候の顕在化

• 低温試験：
  駆動能力不足、タイミングマージン不足の検出

このため WAT は、
設計時に想定した PVT（Process, Voltage, Temperature）条件を
実機で検証する工程としての役割も担います。

📊 D値による工程傾向の把握

歩留まり $Y$ は、以下の式で近似されます。

• $A$：チップ面積
• $D$：欠陥密度（D値）

D値を用いることで、

• チップ面積の影響を分離
• 異なる製品間で工程品質を比較

することが可能になります。

このため WAT は、
単なる選別工程にとどまらず、
工程傾向を監視するための指標取得工程としても利用されます。

🛡️ なぜ「最後の防衛線」なのか

ウエハ段階で不良を除去できなかった場合、

• パッケージコストの増加
• 不良解析コストの増大
• 出荷後不良による信頼低下

といった影響が発生します。

そのため WAT は、

後工程に不良を流さないための最終関門

として位置づけられます。

📝 まとめ

• WAT は製品チップを対象とした合否選別工程である
• 不良原因の特定は目的とせず、結果のみを判定する
• 温度試験により設計保証条件を実機で検証する
• WAT は量産工程における最終的な品質防止壁である

🔎 参考例：ウエハテストにおける実ビン分類

本記事の内容を、実際の量産世代テスト設計に即して理解するための参考例として、以下の資料が有用です。

📄 0.25µm DRAM Wafer Test & Bin Classification（Edusemi‑Plus / Legacy） ウエハテストにおける Fail‑Stop 思想、電流系ビン、保持特性ビン（Pause / Disturb Refresh）などが、物理故障と対応づけて整理されています。

👉 wafer_test_bin

🌐 公式リンク（Edusemi-v4x）

• 📂 Chapter 6 Test & Package（公式）
  https://samizo-aitl.github.io/Edusemi-v4x/chapter6_test_and_package/