【半導体】17. 0.25µm DRAM Pause Refresh異常の物理的正体

topics: [“半導体”, “DRAM”, “故障解析”, “デバイス物理”, “プロセス”]

🧭 はじめに

前稿では、0.25µm世代DRAMにおいて
Pause Refresh 条件で観測された異常の「現象」のみを記録した。

本稿では、その現象が
どの物理挙動に対応していたのかを整理する。

結論から言えば、
これは単なる「保持不良」という言葉で括れる現象ではない。

支配因子は、セル容量でも回路でもなく、
プロセス起因のリーク物理だった。

🔍 観測結果が示していた物理的ヒント

前編で列挙した観測事実は、
すべて同じ方向を指していた。

これらを同時に満たす物理条件は限られている。

  1. 局所的に発生する
  2. 熱活性化される
  3. 永久破壊ではない

この時点で、
支配因子はほぼ一つに絞られていた。

🎯 支配因子：ジャンクションリーク

Pause Refresh 異常の正体は、
セルMOSトランジスタのジャンクションリーク電流である。

特に支配的だったのは、

に存在する 欠陥準位を介したリークだった。

🧬 リークが発生する断面構造（参照図）

ここで、Pause Refresh 異常を理解するための
物理的前提となる断面図を示す。

図1：0.25µm DRAMセルにおける ジャンクション端部リーク経路（概念断面図）

この図が示すのは、
リークが「セル全体」ではなく、
ごく局所的な構造端部に集中するという事実である。

これらはすべて、
プロセスダメージが蓄積しやすい場所でもある。

🔁 SRH再結合が作る振る舞い

このリークは、
Shockley–Read–Hall（SRH）再結合に支配されていた。

SRHリークの特徴は明確だ。

この特性により、

という 可逆的挙動が自然に説明できる。

🎲 なぜ「ランダム単一ビット」になるのか

SRHリークは、

ではない。

欠陥は、

という性質を持つ。

その結果、

ランダム単一ビット Failとして観測された。

🚫 セル容量は関係していなかった

ここが重要な転換点である。

Pause Refresh 異常は、

では説明できなかった。

容量を増やしても、

だったからだ。

保持時間は、
容量ではなくリークで決まっていた。

🧪 プロセス履歴との強い相関

Fail発生率は、
特定のプロセス条件と強く相関していた。

代表例は次の通り。

これらはいずれも、

界面欠陥密度を増やす方向

に働く。

プロセス条件を変えると Fail が減り、
元に戻すと再発する。

この再現性は、
物理起因であることの決定的証拠だった。

⏸ なぜ Pause 条件でだけ顕在化したのか

通常動作や通常リフレッシュ中は、

によって、リークは“見えにくい”。

Pause Refresh 条件では、

このため、

リーク電流 × 無補充時間

が、そのままデータ消失として現れる。

Pause Refresh は、
リーク物理をそのまま露出させる条件だった。

🧾 まとめ（物理編）

0.25µm DRAM の Pause Refresh 異常は、

プロセス起因の欠陥が作るリーク物理だった。

この現象は、
設計で議論すべき対象では最初からなかった。

🔗 一次情報（参照元）

⏭ 次回予告

次稿から、
PSRAM（2001年）ケースに入る。

まずは
「PSRAMは何を狙った技術だったのか」
――構造と前提だけを扱う。