topics: [“半導体”, “CFET”, “ポストCMOS”, “デバイスロードマップ”]
Planar MOSFET から始まり、
FinFET、GAA、そして CFET まで見てきました。
ここまで来ると、自然に次の疑問が浮かびます。
CFET の次は、どこへ向かうのか。
本記事は「次はこれだ」と結論づけるものではありません。
〜2040年頃までに現実的に想定されている選択肢と制約を、
デバイス物理と製造成立性の観点から整理します。
CFET は、
という、CMOS が長年抱えてきた主要課題を
構造レベルで同時に解こうとした存在です。
一方で、
といった問題も避けられません。
その意味で CFET は、
CMOS 構造進化の「終わり」ではないが、
明確な「区切り」
と位置づけるのが妥当です。
2030年頃までは、
CFET をいかに成立させ続けるかが最大のテーマになります。
主な焦点は以下です。
このフェーズでは、
が価値を持ちます。
この時期になると、
単一トランジスタ構造の改良だけでは
システム要求を満たしにくくなります。
前面に出てくるのは、
といった 統合技術です。
ここでは、
「どんなデバイスか」より
「どう組み合わせるか」
が性能を左右します。
2035年以降になると、
といった CMOS 外技術が現実味を帯びます。
ただし重要なのは、
可能性が高い点です。
CMOS は依然として
「最も作りやすく、設計しやすい基盤技術」
であり続けます。
Post-CFET を考える際に重要なのは、
ではありません。
問われるのは、
という 成立条件です。
これは、
Planar → FinFET → GAA → CFET
すべてに共通していた判断軸でもあります。
Post-CFET の時代は、
「次の形を探す時代」ではなく、
「どこまで成立させられるかを問う時代」
と言えるでしょう。
この問いは、
今後も設計・製造・教育のすべてに突きつけられ続けます。
GitHub Pages(公開教材・日本語)
https://samizo-aitl.github.io/Edusemi-v4x/f_chapter1_finfet_gaa/
GitHub(ソース管理・Markdown原稿)
https://github.com/Samizo-AITL/Edusemi-v4x/tree/main/f_chapter1_finfet_gaa