【半導体】🔺 05. GAAの課題とCFET

― 上下積層への必然

topics: [“CFET”, “GAA”, “次世代半導体”]

🧭 はじめに

GAA（Gate-All-Around）構造によって、
MOSFET における 電界制御の問題はほぼ解決されました。

では次に、何が限界になるのでしょうか。

答えは、

電界ではなく「配置」と「熱」

です。

本記事では、

を整理します。

⚠️ GAA の次に現れる課題

GAA によって得られたのは、

でした。

しかし同時に、以下の制約が顕在化します。

🧱 1. フットプリント（面積）の限界

電界制御が効いても、置く場所が無い
という状況に近づきます。

🔌 2. 配線・電源の混雑

微細化が進むほど、

します。

GAA はデバイスとしては優秀でも、
配線視点では厳しい構造です。

🔥 3. 熱拡散の難しさ

GAA チャネルは、

という問題を抱えます。

性能を上げるほど
熱が律速要因になる構造です。

🧩 CFET という発想

これらの制約に対する一つの解が
CFET（Complementary FET） です。

CFET の基本思想は単純です。

これは、

電界制御ではなく「配置効率」を上げるための構造

です。

⬆️ なぜ「上下方向」なのか

横方向のスケーリングは、

によってほぼ限界に達しています。

一方、上下方向は、

を持ちます。

CFET は、

「残された自由度」を最大限に使う構造

だと言えます。

⚡ BPR（Backside Power Rail）との親和性

CFET が現実味を帯びる理由の一つが
BPR（Backside Power Rail） です。

CFET と BPR は、

3D 配置と電源分離を同時に成立させる組み合わせ

として設計されています。

🚧 CFET が簡単ではない理由

CFET は魅力的ですが、成立は容易ではありません。

🔥 1. 熱結合の問題

熱は 3D 構造の最大の敵です。

🧪 2. プロセス温度制約

これは製造技術の根幹に関わります。

🔗 3. デバイス間干渉

CFET は
単体デバイスではなく「複合体」として設計する必要があります。

🔄 CFET は「次の必然」だが「簡単な答えではない」

CFET は、

です。

それは、

という、設計軸の移動を意味します。

📝 まとめ

CFET は、

「作れれば勝ち」ではなく
「成立させられるかが問われる構造」

だと言えるでしょう。

📚 参考文献・関連リンク

📘 Edusemi-v4x｜先端ノード技術（FinFET・GAA・CFET）

📖 関連章