🔬 01_semiconductor / 半導体｜記事一覧

📘 デバイス物理・構造編（〜Post-CFET）

本セクションでは、MOSデバイス構造の変遷を
短チャネル効果・電界制御・配線制約などの物理要因から整理する。
世代比較ではなく、構造変更が必要になった理由を対象とする。

本セクションでは、
物理制約をどの設計レイヤで扱うかという設計方法論を扱う。
デバイス・回路・システム間の役割分担と前提条件を整理する。

本セクションでは、
設計に用いられる モデル・パラメータ・EDAの前提条件を整理する。
モデルが表現する範囲と、表現しない範囲を明確にする。

本セクションでは、
オープンソースEDAを用いた RTLからGDSまでの具体的フローを扱う。
自動化可能な工程と、設計者判断が必要な工程を区別して説明する。

上記フローを 破綻させずに使い切るための思想編。
環境 → 物理 → タイミング → 運用の因果関係を整理する。

本セクションでは、1990年代後半〜2000年代初頭の実製品を対象に、

を 事実ベースで整理する。

現行技術への適用やノウハウ展開は目的としない。

本セクションでは、量産工程における
工程モニタリング・製品選別・不良原因究明を扱う。
ETEST → WAT → FA という流れで、品質ループ全体を整理する。

📘 デバイス物理と設計前提を確認したい場合
→ 01 → 06 → 07 → 08
（Planar / FinFET / GAA / CFET の物理背景から、
SystemDK と SemiDevKit による設計前提の確立まで）
🛠 EDA・設計フローを把握したい場合
→ 08-01 → 08-03 → 08-05 → 00 → 12 → 09 → 10 → 11 → 13 → 14
（モデル前提・V–I表現を理解した上で RTL→GDS フローを追う）
🧱 実製品での故障と判断を確認したい場合
→ 15 → 16 → 17 → 18 → 19
（Legacy 技術における観測事実と判断の記録）
🧪 量産における品質管理と判断フローを理解したい場合
→ 20 → 21 → 22
（ETEST による工程監視、WAT による選別、
FA による原因断定と是正判断）
🧠 OpenLane を破綻させずに使いたい場合（設計思想・現実・運用）
→ 23 → 24 → 25 → 26
（環境構築 → 物理設計の限界 → タイミングの真実 → 運用と再現性）

以下は扱わない。

本インデックスは、
半導体技術を複数の観点（物理・設計・ツール・実製品）から
横断的に参照するための一覧である。