🧠 特別編第3章

FSM×PID×LLMによる統合制御システムのSoC実装手法

Special Chapter 3: SoC Implementation of Integrated Control System with FSM × PID × LLM

本章では、AITL-H構想（FSM・PID・LLMによる三層制御）をベースとした
統合制御アーキテクチャのSoC実装手法を学習します。
This chapter presents the method for implementing the AITL-H three-layer control architecture as a System-on-Chip (SoC).

🎯 目的と構成 | Purpose & Overview

🧩 構成層｜Layer	🔧 役割｜Function	🛠️ 実装対象｜Target Implementation
FSM	状態遷移による反応制御 Instinctive control via state transitions	Verilog RTL `fsm_engine.v`
PID	安定化・物理量制御 Stabilization and control of physical parameters	VerilogまたはMixed-Signal `pid_controller.v`
LLM	高度判断・外部応答制御 High-level decision & external interaction	RISC-V連携ソフト `llm_interface.c`

本章では、これら三層構造を機能分離・階層連携・SoC内統合する手法を習得します。
You will learn how to separate concerns, connect layers, and integrate the entire system into a unified SoC.

📚 章構成 | Chapter Structure

🚩 節番号	📖 日本語タイトル	📘 英語タイトル
3.1	AITL-Hアーキテクチャと層分離設計	AITL-H Architecture and Layered Design
3.2	FSM設計とRTLモジュール構成	FSM Design and RTL Module Structure
3.3	PID制御のASIC実装（デジタル／アナログ）	PID Controller Implementation (Digital/Analog)
3.4	LLMとの接続設計（RISC-V・I/O連携）	LLM Interface Design (RISC-V / I/O Integration)
3.5	SoC統合とバス構造・通信設計	SoC Integration and Communication Design
3.6	ケーススタディ：三層制御によるPoC実装例	Case Study: PoC with Three-Layer Control

🗂️ ディレクトリ構成 | Directory Structure

f_chapter3_socsystem/
├── README.md                      ← 本ファイル / This file
├── toc.md                         ← 章内目次 / Table of Contents
├── docs/                          ← 各節ドキュメント / Chapter Sections
│   ├── 3_1_aitl_architecture.md
│   ├── 3_2_fsm_design.md
│   ├── 3_3_pid_design.md
│   ├── 3_4_llm_interface.md
│   ├── 3_5_soc_integration.md
│   └── 3_6_case_study.md
├── verilog/                       ← RTL設計ファイル / Verilog Modules
│   ├── fsm_engine.v
│   ├── pid_controller.v
│   └── soc_top.v
├── sw_riscv/                      ← LLM連携ソフト / RISC-V Software
│   └── llm_interface.c
├── testbench/                     ← テストベンチ / Simulation Testbenches
│   └── test_soc_top.v
└── images/                        ← 図・構成図 / Figures & Diagrams
    └── aitl_three_layer_architecture.png

🔗 参考リンク | Reference Links

🔍 項目	📎 リンク
AITL-H理論 AITL-H Theory	theory/
PoC設計マニュアル PoC Design Manual	docs/
FSM実装例（Python）	`fsm_engine.py`
LLM制御ソフト（Python）	`llm_interface.py`

💡 注記 / Note
本章は Edusemi特別編 の一部であり、AITL-H実装の実験的PoC設計に基づいています。
This chapter is part of Edusemi’s special edition, based on experimental PoC designs for AITL-H.

🎓 学習目標 | Learning Objectives

🎯 項目	内容
三層制御の責務分離と再利用設計 Layered Responsibility & Reuse	各層の独立性と再利用性を高める設計を学ぶ
FSMのVerilog構造化 FSM to Verilog Structuring	状態遷移モデルからRTLモジュール化の流れを習得
PID制御器のSoC統合 PID SoC Integration	アナログ/デジタルPIDの利点と統合方法を理解
LLM連携設計 LLM Integration Design	RISC-VベースのI/O制御と知能判断接続設計を習得
統合設計テンプレートの理解 SoC Pattern Mastery	三層連携のSoC設計テンプレートを習得する

👤 著者情報とライセンス | Author & License

📌 項目	内容
著者	三溝真一（Shinichi Samizo）
GitHub	Samizo-AITL
Email	shin3t72@gmail.com
ライセンス	MIT License（再配布・改変自由）

🔙 戻る｜Back to Top

🏠 Edusemi-v4x トップへ戻る

🧠 特別編 第3章