Edusemi-v4x

🧠 FSM×PID×LLMによる統合制御システムのSoC実装手法

本章では、AITL-H構想（FSM・PID・LLMによる三層制御）をベースに、
その統合制御システムをSoCとして設計・実装する手法を解説します。

🎯 目的と概要

という三層制御構造を、ASIC/SoC上で物理的に接続・実装する際の、 モジュール設計・接続手法・インターフェース戦略を体系的に学びます。

📚 章構成

節 内容
3.1 AITL-Hアーキテクチャと層分離設計
3.2 FSM設計とRTLモジュール構成
3.3 PID制御のASIC実装（デジタル／アナログ）
3.4 LLMとの接続設計（RISC-V・I/O連携）
3.5 SoC統合とバス構造・通信設計
3.6 ケーススタディ：三層制御によるPoC実装例

🧬 各層の役割と実装

層 役割 実装対象
FSM 本能的制御・行動遷移 Verilog RTL（fsm_engine.v）
PID 安定化・物理制御 Verilog or Mixed-Signal（pid_controller.v）
LLM 知的判断・外部応答 RISC-Vソフト連携（llm_interface.c）

🛠 実装ディレクトリ構成（例）


f_chapter3_socsystem/
├── README.md                      ← 章全体の概要
├── toc.md                         ← 章内目次
├── docs/                          ← 各節の解説
│   ├── 3_1_aitl_architecture.md
│   ├── 3_2_fsm_design.md
│   ├── 3_3_pid_design.md
│   ├── 3_4_llm_interface.md
│   ├── 3_5_soc_integration.md
│   └── 3_6_case_study.md
├── verilog/                       ← RTLコード
│   ├── fsm_engine.v
│   ├── pid_controller.v
│   └── soc_top.v
├── sw_riscv/                      ← LLM制御用ソフト
│   └── llm_interface.c
├── testbench/                     ← テストベンチ
│   └── test_soc_top.v
└── images/                        ← 任意：構成図（英語版）
    └── aitl_three_layer_architecture.png

📘 参照リンク（AITL-H連携）

※本章は Edusemi 特別編として、AITL-H実装との連携を前提としています。

🎓 学習目標

📎 ライセンスと作者情報