📘 Appendix 2.3：インターポーザと再配線層（RDL）の積層構造
本資料では、2.5D/3Dパッケージにおけるインターポーザ配線構造や再配線層（RDL: Redistribution Layer）の積層レイアウトについて、典型構造と応用例を交えて解説します。
🧩 インターポーザ（Si）構造例
✦ 典型構成
Top View:
┌─────────────┐
│ Die1 Die2 │ ← 複数ロジックダイ
│ │ │ │
└────┬───────┘
│ TSV ↓
│───────┐
▼ │
Bottom: RDL + bump array
### ✦ 積層断面例（断面図）
| 層 |
内容 |
特徴 |
| Die層 |
複数ダイ |
μ-bump接続で配置 |
| 接続層 |
TSV + RDL |
垂直配線＋再配線構造 |
| 配線層 |
RDL層 (2–4層) |
Cu配線＋PI絶縁 |
| バンプ層 |
C4/Solder bumps |
パッケージ基板への接続 |
🔄 RDL構造（Fan-Out/WLP型）
✦ Fan-Out RDL構造概要
| 層 |
材料 |
目的 |
| 上部配線層 |
Cu + PI |
信号ルーティング |
| 中間層 |
Cu + PI（多層） |
配線層（2–6層） |
| チップ埋込層 |
Mold樹脂 |
ファンアウト用スペース確保 |
| 下部接続層 |
Cuバンプ |
PCB接続（LGA/BGA） |
✦ 特徴
- コアレス（基板レス）で薄型
- チップ周囲のRDL領域でファンアウト
- μ-bump / Hybrid bonding との相性が良い
🏗️ 多層化における設計ポイント
| 観点 |
留意点 |
| 寸法制御 |
各層の膜厚・幅・間隔を精密制御 |
| 熱応力 |
異種材料の熱膨張差を考慮 |
| レジスト整合 |
マスクアライメント精度が要求される |
| 平坦度 |
CMP処理による段差低減と露光精度向上 |
📌 まとめ
インターポーザやRDL構造は、チップ間の電気的・熱的・機械的インタフェースを構築する基盤です。これらの構造をいかに設計・制御するかが、高密度・高性能なパッケージングの成否を左右します。