📘 Appendix 2.3：インターポーザと再配線層（RDL）の積層構造
Appendix 2.3: Interposer and Redistribution Layer (RDL) Stack Structures
📌 概要 / Overview
本資料では、2.5D・3Dパッケージにおけるインターポーザ構造とRDL（Redistribution Layer）構成について、代表的な設計例をもとに解説します。
This appendix presents typical structures of silicon interposers and RDL stacks used in 2.5D/3D packaging.
それぞれが多チップ接続・熱分散・信号配線の中核技術として機能します。
They are essential for multi-die interconnects, thermal management, and high-density routing.
🧩 インターポーザ（Si）構造例
Silicon Interposer: Structural Example
✦ 上面図（Top View）
Top View:
┌─────────────┐
│ Die1 Die2 │ ← 複数ロジックダイ / Multiple Logic Dies
│ │ │ │
└────┬───────┘
│ TSV ↓
│───────┐
▼ │
Bottom: RDL + bump array
✦ 積層断面構成 / Cross-Section Layers
| 🧩 層 / Layer | 🔧 内容 / Description | 📘 特徴 / Characteristics |
|---|---|---|
| Die層 Die Layer |
ロジック/メモリダイ群 Logic/memory dies |
μ-bumpで接続 μ-bump interconnect |
| 接続層 Connection Layer |
TSV + RDL | 垂直ビアと再配線層 Vertical vias and redistribution |
| 配線層 Metal Layer |
Cu + PI (2–4層) | 高密度配線＋絶縁 High-density routing and insulation |
| バンプ層 Bump Layer |
C4/Sn バンプ | 基板接続（FC-BGAなど） Connection to package substrate |
🔄 RDL構造（Fan-Out / WLP）
Fan-Out and WLP-Type RDL Structures
✦ 典型構成 / Typical Fan-Out RDL Stack
| 🧩 層 / Layer | 🔧 材料 / Material | 📘 目的 / Purpose |
|---|---|---|
| 上部配線層 Top Metal |
Cu + PI | 信号配線ルーティング Signal routing |
| 中間配線層 Mid Metal Layers |
Cu + PI (2–6層) | 多層再配線構成 Multilayer redistribution |
| チップ埋込層 Embedded Die Layer |
Mold樹脂 Mold Resin |
Fan-Outスペース確保 Supports die and area expansion |
| I/O層 Bottom I/O Layer |
Cuバンプ Cu Bumps |
LGA/BGA接続 Board-level interconnects |
✦ 特徴 / Characteristics
- ✅ 超薄型パッケージが可能（コアレス設計）
Enables ultra-thin packaging with coreless design - 🔄 チップ外周への信号拡張（Fan-Out）
Signal redistribution from chip to package edge - 🔗 μ-bump / Hybrid Bondingと高相性
Compatible with advanced bonding techniques like μ-bump and hybrid bonding
🏗️ 多層化における設計観点
Key Considerations for Multilayer Design
| 🔍 観点 / Aspect | 🛠️ 留意点 / Design Considerations |
|---|---|
| 寸法制御 Dimensional Accuracy |
膜厚・ライン幅・ギャップの精密制御 Accurate thickness, line width, spacing |
| 熱応力管理 Thermal Stress Control |
CTE差による応力とクラックに注意 Handle stress from CTE mismatch |
| レジスト整合性 Resist Alignment |
各層のマスク合わせ精度が重要 Precise mask alignment between layers |
| 平坦性維持 Planarity / CMP |
CMP工程での平坦化が不可欠 Ensure flat surface via CMP for lithography |
📌 まとめ / Summary
インターポーザとRDLは、チップレット技術や先端実装を支える不可欠な基盤技術です。
Interposers and RDLs are foundational technologies in chiplet-based and advanced packaging.
➡ 電気・熱・信号配線の複合的制約を同時に扱うため、構造設計と材料選定の統合的最適化が求められます。
➡ Their complexity demands a co-optimized structural and material design approach.