📘 Appendix 2.1：2.5D/3Dパッケージ関連用語集
Appendix 2.1: Glossary of Terms for 2.5D/3D Packaging
📌 はじめに / Introduction
本補足資料では、チップレット技術や先端パッケージに関する実践的な用語・略語を
簡潔かつ英語併記でまとめています。
This appendix provides concise definitions of key terms and acronyms used in chiplet and advanced packaging domains.
🔤 用語一覧（アルファベット順）
Glossary (Alphabetical Order)
| 🧩 用語 / Term | 📘 意味・説明 / Definition |
|---|---|
| 2.5D | インターポーザやRDL上に複数ダイを水平配置する方式 Horizontal die placement using interposers or RDLs |
| 3D IC | TSVやHybrid Bondingを用いた垂直積層IC構造 ICs stacked vertically via TSVs or hybrid bonding |
| Bump | チップ間の金属接続突起 Metal protrusions enabling inter-die connectivity |
| CoWoS | TSMCの2.5D実装技術「Chip-on-Wafer-on-Substrate」 TSMC’s 2.5D technology for wafer-level chip integration |
| DBI | バンプ不要の接合方式（Direct Bond Interconnect） Bumpless direct bonding developed by Xperi |
| EMIB | Intelの部分インターポーザ接続技術 Intel’s Embedded Multi-die Interconnect Bridge |
| FOWLP | 再配線層（RDL）を活用した薄型パッケージ Fan-Out Wafer-Level Packaging with redistribution layers |
| Foveros | IntelのTSVベース3Dロジック積層技術 Intel’s TSV-based 3D stacking for logic dies |
| KGD | Known-Good Die：良品のみを使用する方式 Use of pre-tested “known good” dies |
| HBM | 高帯域幅メモリ。3D積層型DRAM技術 High Bandwidth Memory – stacked DRAM modules |
| Hybrid Bonding | 金属と絶縁体の直接接合方式 Direct metal-dielectric bonding for 3D integration |
| Interposer | ダイ間の高密度接続を担う中間層 Intermediate substrate for high-density die connections |
| μ-bump | マイクロバンプ。微細な接続用金属突起 Micron-scale bumps for fine-pitch die bonding |
| RDL | Redistribution Layer。再配線用の薄膜層 Thin metal layers used to re-route IO pads |
| SoIC | TSMCの3Dダイ積層技術（System on Integrated Chips） TSMC’s direct die-to-die 3D bonding platform |
| TSV | Through-Silicon Via：シリコン貫通ビア Vertical vias through silicon substrates |
| UBM | Under Bump Metallization：バンプ下の金属層 Metallic layer beneath bumps for adhesion and conductivity |
| UCIe | Universal Chiplet Interconnect Express Industry standard for chiplet interconnects |
📝 備考 / Notes
- 本用語集は今後の技術進展や章内容に応じて拡張可能です。
This glossary can be extended as new technologies emerge. - 詳細な技術背景については、各章や別の補足資料を参照してください。
For deeper understanding, refer to individual chapters or related appendices.