🧬 特別編 第1章：先端ノード技術（FinFET、GAA、CFET）
Special Chapter 1 : Advanced Node Technologies – FinFET, GAA & CFET
🔰 概要 / Overview
本章では、FinFET・GAA（Gate-All-Around）・CFET（Complementary FET）に代表される微細化対応の新トランジスタ構造について、物理特性・電気特性・設計影響の観点から体系的に解説します。
これらの構造は、プレーナMOSのスケーリング限界を超え、先端CMOSの道を拓くキーテクノロジーです。
In this chapter, we provide a systematic explanation of FinFET, Gate-All-Around (GAA), and Complementary FET (CFET) transistor structures, focusing on their physical structure, electrical characteristics, and design impacts.
These 3D transistor technologies are essential for pushing beyond the limits of traditional planar CMOS scaling.
📌 対象読者 / Intended Audience
- プロセスエンジニア / Process Engineers
- 回路設計者 / Circuit Designers
- 半導体教育者・研究者 / Semiconductor Educators & Researchers
📚 節構成 / Chapter Structure（v1.1）
| 節番号 / Section | ファイル名 / Filename | 内容概要 / Description |
|---|---|---|
| 1.1 | f1_1_planar_limitations.md |
プレーナMOSの限界と微細化の壁 Limits of Planar MOSFETs |
| 1.2 | f1_2_finfet.md |
FinFET構造の原理とプロセス概要 FinFET Structure & Process |
| 1.3 | f1_3_gaa.md |
GAA構造とMulti-Nanosheet技術 GAA and Nanosheet Technology |
| 1.4 | f1_4_comparison.md |
プレーナ vs FinFET vs GAAの特性比較 Comparison of Planar / FinFET / GAA |
| 1.5 | f1_5_cfet.md |
CFET構造とスタック型MOSの展望 CFET Structure and Outlook for Stacked MOS |
🔄 関連章へのリンク｜Related Chapter
| 章タイトル / Title | リンク / Link |
|---|---|
| 📘 基礎編 第3章：プロセス技術と設計限界の理解 📘 Chapter 3: Process Technology and Design Limits |
➡️ README（基礎編 第3章） |
本章は、基礎編第3章における「プレーナMOS〜90nmノード」までのプロセス理解を前提に、FinFET/GAA/CFETへの進化を位置づける内容です。
This chapter builds upon the process knowledge from Chapter 3 and extends it to FinFET, GAA, and CFET structures.
📎 補足資料 / Appendix
| ファイル名 / Filename | 内容概要 / Description |
|---|---|
appendix_f1_node_evolution.md |
90nm以降のプロセス進化と物理パラメータ一覧 Evolution of Process Nodes (90nm–CFET) |
appendixf1_01_finfetflow.md |
FinFETプロセスフロー詳細（48ステップ） Detailed FinFET Process (48 Steps) |
appendixf1_02_gaaflow.md |
GAA Multi-Nanosheet FETプロセス GAA Multi-Nanosheet Process |
appendixf1_03_finfet_vs_gaa.md |
FinFETとGAAの工程・特性・設計比較 Comparison of FinFET vs GAA |
appendixf1_04_cfet.md |
CFETの構造進化と技術的課題 CFET Structure Evolution and Technical Challenges |
appendixf1_05_node_params.md |
FinFET / GAA 各ノード世代の構造・電気パラメータ一覧 Node-wise Parameters for FinFET and GAA |
appendixf1_05a_cfet_params.md |
CFETのパラメータと設計特性（05の拡張資料） CFET Parameters and Design Characteristics (Extension of 05) |
appendixf1_06_node_params_structural.md |
ノード構造パラメータ比較（ $n$ , $H$ , $W$ ） Node Structural Parameters Comparison ( $n$ , $H$ , $W$ ) |
🔬 実装モデル・回路例｜SPICE Models and Circuits
本章の FinFET・GAA 構造および将来構想の CFET 構造に対応した BSIM-CMG準拠または仮想定義のSpiceモデル群は、以下に格納されています：
| ファイル名 / Filename | 内容 / Description |
|---|---|
finfet_15nm_model.spice |
15nm FinFET NMOS モデル |
pfinfet_15nm_model.spice |
15nm FinFET PMOS モデル |
gaa_5nm_model.spice |
5nm GAA NMOS モデル |
pgaa_5nm_model.spice |
5nm GAA PMOS モデル |
cfet_stack_model.spice |
仮想CFET NMOS/PMOSスタックモデル |
nmos_iv_test.spice |
NMOSのI-V特性確認ベンチ |
cmos_inverter_finfet.spice |
FinFET CMOSインバータ回路 |
cmos_inverter_gaa.spice |
GAA CMOSインバータ回路 |
cmos_inverter_cfet.spice |
CFET CMOSインバータ回路（仮想） |
🧪 特に、CMOSインバータ回路（FinFET / GAA / CFET）の
.dc解析を通じて、先端構造の VTC（伝達特性） を観察可能です。
モデルは BSIM-CMGに準拠しており、LTspiceやngspiceで実行可能です（CFETは仮想定義）。
📘 詳細と使用例は spice_models/README.md を参照してください。
🖼️ 図版フォルダ / Image Directory
構造断面図、ゲート包囲図、スケーリングロードマップ等を images/ フォルダに順次格納します。
Structure diagrams, gate coverage illustrations, and scaling roadmaps will be included in the images/ directory.
👤 著者・ライセンス｜Author & License
| 項目｜Item | 内容｜Details |
|---|---|
| 著者｜Author | 三溝 真一（Shinichi Samizo） |
| GitHub | Samizo-AITL |
| shin3t72@gmail.com | |
| ライセンス｜License | MIT License（再配布・改変自由） Redistribution and modification allowed |