🏗️ 実践編 第3章：OpenLaneによるデジタル設計実習

Practical Chapter 3: Digital Design Practice Using OpenLane

📘 概要｜Overview

本章では、オープンソースEDAツール「OpenLane」を用いて、
Verilog RTL から GDS 生成までのデジタルLSI設計フローを実践形式で体験します。

This chapter provides hands-on experience with a digital implementation flow
from Verilog RTL to GDS layout using the open-source EDA framework OpenLane.

Sky130 PDKとの統合、制約ファイル、合成・配置・配線・DRCなど、
実用的な設計フロー全体を体験的に学びます。

🎯 学習目標｜Learning Objectives

• ✅ RTL〜GDSまでの流れを把握し、実行できる
    Understand and execute the RTL-to-GDS design flow
• ✅ 各ステージ（合成・配置・配線・DRC等）の目的とツールを理解
    Understand the role of each stage (synthesis, placement, routing, DRC, etc.)
• ✅ 面積・タイミング・電力などのレポートを解釈し、設計へ反映できる
    Interpret area, timing, and power reports and reflect insights into design
• ✅ SDC, floorplan, PDN などの制約記述に習熟する
    Gain proficiency in design constraints such as SDC, floorplan, and PDN

📚 フォルダ構成｜Folder Structure

🛠️ 使用ツール｜Required Tools

📦 OpenLane / Sky130 の準備｜Setup Guide

以下の手順でOpenLaneおよびPDKを取得できます：

git clone https://github.com/The-OpenROAD-Project/OpenLane.git
cd OpenLane
make pull-openlane
make pull-sky130-pdk

🔎 詳細手順は → 01_intro_openlane/

🗺️ SoC設計の全体フロー｜SoC Design Flow Overview (Mermaid Diagram)

📎 GitHubでMermaidフローチャートを見る

graph TD
    A[📝 仕様策定<br>Specification] --> B[🔧 RTL設計<br>RTL Design]
    B --> C[🔃 論理合成<br>Logic Synthesis]
    C --> D[🧪 DFT挿入<br>Test Insert]
    D --> E[📤 ゲートネットリスト生成<br>Gate-level Netlist]
    E --> F[📐 配置・配線<br>Placement & Routing]
    F --> G[⏱️ タイミング解析<br>Static Timing Analysis]
    G --> H[🔍 検証<br>DRC, LVS, Simulation]
    H --> I[💾 GDS出力<br>GDS Export]
    I --> J[🎞️ マスク生成<br>Mask Generation]
    J --> K[🏭 製造<br>Fabrication]

    %% 色分けスタイル定義
    classDef front_end fill:#D0F0FD,stroke:#2B7A78,stroke-width:1px;
    classDef back_end  fill:#FFDDC1,stroke:#D77A61,stroke-width:1px;
    classDef manuf     fill:#E0E0E0,stroke:#777,stroke-width:1px;

    %% クラス適用
    class A,B,C,D,E front_end;
    class F,G,H,I back_end;
    class J,K manuf;

🔗 関連章｜Related Chapters

• 📁 第1章：Pythonによる自動化ツール群
• 📁 第2章：Sky130実験とSPICE特性評価

📝 備考｜Notes

• ✅ 本章では Sky130 PDK に対応した最小構成の回路を使用します
• 🔁 応用設計として SoC、IPマクロ、タイミング最適化などに拡張可能
• 📤 GDSファイルの出力を通じてMPW発注や後工程設計にもつながる学習が可能です

👤 著者・ライセンス｜Author & License

🔙 戻る｜Back to Top

🏠 Edusemi-v4x トップページへ戻る｜Back to Top