🔄 状態遷移図と状態表｜State Diagrams and Transition Tables

📘 状態の可視化とは？｜What is State Visualization?

FSM設計では、まず状態とその遷移関係を明示的に可視化することが重要です。
This means making state behavior visually and systematically clear before implementation.

視覚的に確認することで、設計ミスの早期発見と論理の整理が容易になります。
This helps catch design errors early and understand behavior logically.

状態遷移図は、状態ノードと遷移矢印で構成される構造図です。
A state diagram consists of nodes (states) and directed edges (transitions).

⚠️ このページではMermaidフローチャートは表示されません
👉 以下のリンクからGitHubで視覚化表示をご確認ください：
📎 GitHubでMermaidフローチャートを見る

stateDiagram-v2
    [*] --> IDLE
    IDLE --> WAIT_ACK : start
    WAIT_ACK --> DONE : ack_received
    DONE --> [*]

状態遷移表は、状態・入力・次状態・出力を明示的にまとめた表形式の仕様書です。
It is a table that shows the relation between current state, input, next state, and output.

現在の状態｜Current State	入力｜Input	次の状態｜Next State	出力｜Output
IDLE	0	IDLE	0
IDLE	1	WAIT_ACK	0
WAIT_ACK	0	WAIT_ACK	0
WAIT_ACK	1	DONE	1
DONE	X	IDLE	0

📌 X はドントケア（Don’t Care）を意味します。

状態を洗い出す（例：IDLE、WAIT、DONE）
→ List functional states as words.
状態遷移図を描く（条件付き矢印）
→ Draw a diagram with input-triggered transitions.
状態遷移表に整理
→ Formalize behavior into a table.
HDL（Verilog）でコーディング（次節で解説）
→ Implement with Verilog (covered in next section).

学習ポイント｜Learning Point	内容｜Description
視覚化力	設計意図を図や表で共有しやすくなる Improves communication and documentation
論理整理	実装前に動作仕様を明確化 Helps define correct logic before HDL
実装支援	Verilog記述の下地を形成 Provides solid foundation for coding FSMs

fsm_hdl_description.md：VerilogによるFSM記述｜FSM Implementation in Verilog