🧩 レイアウト実例とDRCルール適用事例

🧩 Layout Case Studies and DRC Rule Applications

📘 概要 | Overview

このセクションでは、レイアウト設計における代表的な実装例を通じて、
設計ルール（DRC）の実際の適用場面と意図を理解します。
This section introduces typical layout examples and shows how DRC rules are applied in practice.

DRCルールは抽象的に見えますが、物理的な構造や配置に落とし込むことで本質的な理解が深まります。
Although DRC rules may seem abstract, they become clearer when mapped to actual layout structures.

📐 実例①：インバータの手動レイアウト | Example 1: Inverter Layout (Manual Placement)

要素 / Element	説明 / Description
Poly	ゲート構造（NMOSとPMOS間に配置） Gate structure placed between NMOS and PMOS
Diffusion	P+/N+領域の拡張 → ソース・ドレイン形成 Extension of P+/N+ to form source/drain
Metal1	信号・電源配線に使用 Used for signal and power routing
Via	Poly〜M1、M1〜M2間などの層間接続 Inter-layer connections such as Poly–M1, M1–M2
GND/VDD	上層Metalでリング状またはグリッド配置 Routed as rings or grids in higher metal layers

📎 DRCルールのチェック項目 / DRC Checkpoints:

PolyとDiffusion間の最小間隔とエンクロージャ（Enclosure）
Minimum spacing and enclosure between Poly and Diffusion
ContactのMetal1被覆（overhang）
Metal1 overhang of contacts
N+/P+間の分離距離（minimum spacing）
Minimum spacing between N+ and P+ regions
Well Tapの配置間隔と有無
Presence and spacing of well taps

🧪 実例②：Metal Fillあり・なしの比較 | Example 2: With and Without Metal Fill

状況 / Condition	効果 / Effect	DRC適合性 / DRC Compliance
Fillなし No Fill	CMP不均一 → 段差、露出不良 Uneven CMP → topography issues, exposure problems	Density Rule 違反の可能性 Possible density rule violation
自動Fillあり With Auto Fill	局所密度の補正で平坦化効果 Improved planarization via local density adjustment	CMP均一性向上・DRC Pass
除外領域あり With Fill Exclusion	クロック・高速信号周辺のノイズ影響を抑制 Reduces coupling around high-speed signals	歩留まりと信号品質の両立 Balances yield and signal integrity

🔍 実例③：Guard Ring配置の効果 | Example 3: Guard Ring Implementation

構造 / Structure：PMOS/NMOSを囲むN+/P+リング＋Via＋Metal1
N+/P+ ring with vias and Metal1 surrounding transistors
目的 / Purpose：
- 🛡️ ラッチアップ防止（寄生電流の制御）
  Prevents latch-up by controlling parasitic current paths
- 🔌 電源・グランド間ノイズの隔離
  Isolates power and ground noise
設計工夫 / Design Considerations：
- 📐 面積節約のためストライプ状配置
  Striped layout to save area
- 🧩 アナログとデジタルの境界ブロックに配置
  Placed at boundaries between analog and digital regions

🧠 教材的補足 | Educational Notes

DRCルールは単なる数値条件ではなく、“構造・配置・電気的リスク”に基づいている
DRC rules are based on physical structure, placement, and electrical risk, not just numbers.
配線密度・寄生効果・製造制約が実レイアウトで交錯する複雑さを実感
Layout examples show how routing density, parasitic effects, and manufacturing constraints interact.
Sky130などのPDKを使った手動配置→DRC違反→改善の演習が効果的
Hands-on training with PDKs like Sky130 (manual layout → DRC violation → correction) is highly effective.