🔧 ESD保護素子の構造と動作原理

🔧 Structure and Operating Principles of ESD Protection Devices

📘 概要 / Overview

ESD保護回路では、高電圧スパイクを安全に逃がすための素子が重要な役割を果たします。
ここでは、代表的なESD保護素子の構造とその動作原理について解説します。

In ESD protection circuits, devices that safely divert high-voltage pulses are crucial.
This section explains the structure and operation of commonly used ESD protection devices.

🔋 主なESD保護素子と特徴 / Typical ESD Devices and Characteristics

素子名 / Device	特徴 / Characteristics	主な用途 / Typical Use
ダイオード Clamp Diode	単純・高速・低容量 Simple, fast, low capacitance	低電圧I/Oの基本構成 Basic for low-voltage I/O
GGNMOS Gate-Grounded NMOS	放電時のみ動作・低ON抵抗 Conducts only during discharge, low resistance	パッド横・電源ライン保護 Pad-side, power rail
SCR Silicon Controlled Rectifier	高電流耐性・トリガ必要 Handles high current, needs trigger	パワーライン・高耐圧I/O Power, high-voltage I/O
TLP/TVS Transient Protection Diodes	パッケージ外付け・応答高速 Fast, external protection	センサ端子・外部IF Sensor, external interface

📌 各素子の構造と動作原理 / Structure & Operation of Each Device

① クランプダイオード（Clamp Diode）

          +3.3V
            │
        ┌───┴───┐
        │       │
     →─┘       └─→ GND
  入力パッド / Input Pad

➕ 順方向：VDD側に電流を逃がす
➖ 逆方向：GND側へ電流を吸収
✅ 特徴：高速応答・低容量・構造が単純
⚡ 対象：CMOSの標準セルや低電圧I/O保護に有効

② GGNMOS（Gate-Grounded NMOS）

[I/O]──┬───────┐
       │       │
     [D]      [S]
       └───┬───┘
          [G]
          GND

🔒 ゲートをGNDに固定し、常時OFF
⚡ 放電時（V > Vt + Δ）でNMOSが急激にON
🔁 寄生バイポーラ（n+/p-sub/n+）が動作し大電流を処理
⬇️ 電流はソース→ドレインへ逃がす（パッド→GND）

③ SCR（Silicon Controlled Rectifier）

🔋 NPN-PNPの寄生構造を利用（四層構造）
⚡ 一度トリガされると非常に低いオン抵抗で導通維持
💥 誤トリガや回復困難なラッチ状態が課題
🧪 LVTSCR（Low-Voltage Triggered SCR）で制御性を改善

  Anode (+)
    │
  P+ ─ N- ─ P- ─ N+ 
               │
             Cathode (−)

⚖️ 各素子の比較 / Device Comparison Table

指標 / Metric	ダイオード Diode	GGNMOS	SCR
応答速度 Response Speed	◎ Very Fast	○ Moderate	△ Triggered
電流耐性 Current Handling	△ Limited	○ Good	◎ Excellent
容量負荷 Capacitance	小 Small	中 Medium	大 Large
レイアウト面積 Layout Area	小 Small	中 Medium	大 Large

📚 教材的意義 / Educational Significance

各素子の構造・応答モードの違いを理解
Understand how device structure affects ESD response
ON条件・動作モードを設計目線で学習
Learn trigger conditions and operation paths relevant to design
実際のI/Oセルやパッド回路設計の理解への導入
Gateway to I/O cell and pad circuit implementation

🔗 次のセクション / Next Section

👉 esd_layout.md：保護素子を活かすレイアウト設計へ
👉 esd_layout.md: Applying Devices to Layout Strategy

🧭 章全体への導線 / Link to Chapter Overview

📂 ESD保護設計の章トップへ
📂 Back to Chapter Overview: ESD Protection Design