Edusemi-v4x

6.1 ETEST：工程モニタリングとフィードバック

工程モニタリング（ETEST）は、ウエハ製造プロセスの健全性を評価するために不可欠な工程である。
回路ブロックとは独立したスクライブ領域（非製品領域）に配置されたTEG（Test Element Group）を使って測定を行い、素子ごとの特性変動や製造工程の異常を検出する。

---

🎯 モニタリングの目的

• プロセスばらつきの把握（Vth, Idsat, Vbdなど）
• 製造装置・プロセス条件の異常検知
• 工程の安定性評価と設計フィードバック
• 製造ロット間の品質管理とトレース

---

🧪 測定対象と代表的パラメータ

測定項目	対象素子	測定目的
Vth（しきい値電圧）	MOSトランジスタ	チャンネル形成のばらつき評価
Idsat（飽和電流）	MOSトランジスタ	キャリア移動度・ゲート長変動の評価
Vbd（破壊電圧）	ダイオード・絶縁層	絶縁性・信頼性指標の評価
Rpoly, Rmetal	抵抗パターン	配線抵抗の一貫性と設計通りかの確認

---

🏗️ TEGパターン設計

• 製品回路に影響を与えないスクライブ領域に配置
• 1ダイあたり複数の測定構造（MOS, 抵抗, コンデンサ等）を含む
• Pチャンネル/Nチャンネル、さまざまなL/W比、異なる配線層などが組み合わされる

---

📊 データ解析と活用

• ロット全体／ウエハ内での統計評価（平均・σ・分布）
• マッピングにより工程異常を局所的に検出（例：中心周辺差）
• 異常ロットの隔離、不良原因の早期フィードバックに活用
• 長期的にはプロセスウィンドウの最適化にも寄与

---

🔁 設計へのフィードバック

発見事項	フィードバック例
Vthのばらつきが想定以上	ゲート長の設計変更、SPICEモデル見直し
配線抵抗が高い	メタル層増加や配線幅調整の提案
絶縁破壊が多発	プロセス条件（酸化膜厚）やマージン再検討

---

🧭 教育的意義

ETESTは、製造プロセスの健全性を確認するだけでなく、回路設計とプロセス開発をつなぐインタフェースでもある。
製品の歩留まりや信頼性を支える“見えない品質保証”の要として、設計者にもその重要性を理解してもらうべきである。

---

📎 関連資料

👉 Appendix: 0.18μm ETESTパラメータ一覧表（Markdown形式）

---