4.6 LDD構造と短チャネル効果（SCE）
4.6 LDD Structure and Short Channel Effects (SCE)
本節では、MOSトランジスタの微細化に伴って顕在化する短チャネル効果（Short Channel Effects：SCE）と、それを緩和する構造的工夫としてのLDD構造（Lightly Doped Drain）について学びます。
微細トランジスタにおける設計上の課題と、電気的特性の変動要因を理解することが目標です。
🔹 短チャネル効果（SCE）とは
▫️ Short Channel Effects: What and Why
微細化によりチャネル長が短くなると、以下のような問題が発生します：
- しきい値電圧（Vth）のロールオフ（Roll-Off）
→ ドレイン電界がゲート制御を妨げ、Vthが低下 - ドレイン誘起バリア低下（DIBL）
→ ドレイン電圧上昇でチャネルバリアが下がる - サブスレッショルド特性の悪化（Subthreshold Slopeの劣化）
→ ゲート制御の弱まり、オフリーク電流が増加
As the channel becomes shorter, the electric field from the drain starts to interfere with gate control, leading to lower threshold voltage and increased leakage.
🔹 LDD構造の導入
▫️ Introduction of LDD Structure
SCEに対して、LDD構造は以下の効果を持ちます：
- ドレイン電界の緩和：N⁻拡散によって勾配が緩やかになる
- ホットキャリア注入（HCI）の抑制：高エネルギーキャリアの発生源を抑える
- 信頼性の向上：ゲート酸化膜へのダメージを軽減
[図挿入予定：LDD構造断面図 - N⁻ + Spacer + N⁺ + Polyゲート]
LDD helps distribute the electric field near the drain, suppressing hot carrier effects and reducing SCE severity.
🔹 プロセス例：LDD形成工程（0.18µm世代）
| 工程名 | 内容 | タイミング |
|---|---|---|
| LDD1-IMP | N⁻浅注入 | Spacer形成前 |
| Spacer-FORM | 酸化膜またはSiN堆積＋エッチ | N⁺注入のマスク |
| LDD2-IMP | N⁺深注入 | Spacer形成後 |
- Spacerによって、N⁺注入がゲート近傍を避けるよう制御
- N⁻領域がチャネル領域に近接し、電界緩和の役割を果たす
🔹 SCEの構造的対策まとめ
| 対策技術 | 主な目的 | 備考 |
|---|---|---|
| LDD構造 | 電界緩和、HCI対策 | Spacer設計が重要 |
| ショートチャネル抑制設計 | Vth維持 | Poly長の中心制御が重要 |
| Halo Implant | 横方向拡散抑制 | 次節にて詳述 |
| Deep Well | 接合深さによる遮蔽 | Punchthroughにも有効 |
🔸 次節案内｜Lead-in to Next Section
→ 4.7 パンチスルー対策：Well設計とHalo Implantへ続く
→ 4.7 Punch-Through Suppression: Well Design and Halo Implant
🔹 教育的ポイント（構造 × 特性）
- 構造と電気特性の関係を意識した設計
- LDDは性能（ドライブ電流）と信頼性のトレードオフ設計の好例
- SCEは現代MOS設計の根幹問題 → 「設計限界とは何か」を考える導入にも有効
🔙 第4章トップに戻る｜Back to Chapter 4 README