4.4 デザインルールと寸法規則の意味
4.4 Design Rules and Layout Constraints
MOSトランジスタをはじめとするICの各構造は、製造プロセスの制約・ばらつき・歩留まりに応じて
寸法ルール（Design Rule）として規定され、PDK内に明記されます。
Design rules define the minimum sizes and spacings for IC structures based on process capability, variability, and yield.
These are explicitly specified in the PDK (Process Design Kit).
🧩 デザインルールとは？｜What Are Design Rules?
| 🇯🇵 日本語 | 🇺🇸 English |
|---|---|
| 半導体製造で確実にパターン形成・配線接続ができるように規定された最小寸法と間隔の集合 | A set of minimum dimensions and spacings to ensure manufacturability and connectivity. |
| PDKに明記され、DRCツールで自動チェックされる | Defined in the PDK and checked using DRC (Design Rule Check) tools. |
📏 主なルール例と意味｜Common Rule Examples
| ルール名 / Rule | 意味 / Meaning | 教材での観察ポイント / Observation Focus |
|---|---|---|
| Lmin (最小ゲート長) | トランジスタのスイッチ速度・リークに直結 | Id特性・遅延・リークとの関係 |
| Wmin (最小ゲート幅) | ドライブ能力とばらつき耐性に影響 | 電流駆動力とばらつき特性 |
| Poly to Diffusion | ポリと拡散の距離確保によるプロセス安定性 | LDD構造や重なり領域の最適化 |
| Contact size / spacing | コン（ビア）の信頼性確保と配線密度設計 | 過密配置による短絡・断線回避 |
| Metal width / spacing | 金属配線の抵抗・EM対策・クロストーク抑制 | RC遅延・IR drop・信頼性設計への応用 |
🧠 なぜルールがあるのか？｜Why Do These Rules Exist?
| 背景要因 / Physical Reason | 寸法ルールへの反映 / Rule Reflection |
|---|---|
| リソグラフィ分解能の限界 | 最小パターン寸法・パターン間距離の下限（Lmin, min spacing） |
| プロセスばらつき・整合性 | エッチングや洗浄の影響を見越した余裕（margin） |
| 歩留まりと信頼性の維持 | オープン・ショート防止、接続性の確保（特にコンタクト） |
| 電気的特性の保証 | ドライブ能力確保、EM耐性、IR drop制御などへの対応 |
✅ 教育では「ルール＝制限」ではなく、「製造性を担保する設計戦略」として理解させることが重要です。
Rules are not restrictions—they are strategic guides for manufacturable and reliable design.
🧪 教材プロセスでの観察例｜Examples Using Educational PDKs (sky130 etc.)
| 教材課題 / Task | 学習効果 / Learning Outcome |
|---|---|
| Lminを下回るゲートを描画 → DRCでエラー確認 | 寸法ルールとDRCの連携、実装上の制限を体験的に理解 |
| Metal幅・間隔を変更 → EMやIR dropを議論 | 寸法が電気特性にどう影響するかを可視的に学習 |
| Contactを過密配置 → 接続エラー・DRC失敗の検証 | 歩留まりや信頼性への設計配慮がなぜ必要かを実感 |
📘 工学的視点｜Engineering Perspective
| 観点 / Viewpoint | 内容（日本語） / Description (Japanese) | Description (English) |
|---|---|---|
| 🧩 安定性と歩留まり設計 | ルールは「歩留まりを落とさず設計するための知恵」 | Design rules encode yield-optimized design wisdom |
| ⚙️ 信頼性設計との接点 | EMやTDDBといった信頼性課題と直結する寸法が多い | Many rules are tied to reliability limits |
| 📐 回路性能とのトレードオフ | 配線密度 vs 抵抗、遅延 vs リークなどで最適化が求められる | Performance–reliability trade-offs must be balanced |
🔄 次節への導入｜Lead-in to Next Section
これらの寸法規則は、PDK（Process Design Kit）という形式で提供され、
設計ツールに組み込まれて自動チェックやSPICEモデルとの連携が可能です。
In the next section, we will explore how these design rules are packaged in the PDK,
and how tools utilize this kit for DRC, LVS, and simulation.
👉 4.5 PDKと設計基盤の構築（sky130を中心に） に進む
👉 4.5 PDK and Design Infrastructure (with sky130)
🔙 第4章トップに戻る｜Back to Chapter 4 README