1.5 CMOSインバータの構造と動作
1.5 Structure and Operation of CMOS Inverter
🎯 本節のねらい｜Objective
本節では、nMOS と pMOS を組み合わせた基本構成である CMOSインバータについて、
構造・動作原理・電圧制御・電力特性を中心に学びます。
This section explains the basic CMOS inverter, constructed from an nMOS and pMOS pair, focusing on its structure, operation principle, voltage control, and power characteristics.
🔹 CMOSインバータの構造｜CMOS Inverter Structure
CMOSインバータは以下のように構成されます：
- pMOS：ソース端子が VDD に接続（Pull-up）
- nMOS：ソース端子が GND に接続（Pull-down）
- ゲート：IN（共通入力）
- ドレイン：OUT（共通出力）
📘 図1.5-1：CMOSインバータの構造図と回路記号
Figure 1.5-1: Structure and Symbol of CMOS Inverter
🔹 入力と出力の動作関係｜Input-Output Logic Behavior
| 入力 IN | pMOS | nMOS | 出力 OUT | 状態（State） |
|---|---|---|---|---|
| High（”1”） | OFF | ON | GND（”0”） | 反転（Inverted） |
| Low（”0”） | ON | OFF | VDD（”1”） | 反転（Inverted） |
📘 図1.5-2：入力に対する論理動作
Figure 1.5-2: Logic Operation of CMOS Inverter
🔹 出力波形とスイッチング遅延｜Waveform and Switching Delay
CMOSインバータでは、負荷容量の充放電により、入力変化に対して次のような遅延が発生します：
- 立ち上がり遅延（Low → High）
- 立ち下がり遅延（High → Low）
📘 図1.5-3：CMOSインバータの入力・出力波形と遅延
Figure 1.5-3: Input-Output Waveform with Delay
🔹 消費電力とCMOSの利点｜Power Consumption and Advantages
CMOSインバータは、以下の点で優れています：
- 静的電流なし：IN が一定であれば、pMOS または nMOS のどちらかが OFF
- スイッチング時のみ電流が流れる（動的電力）
💡 これにより、CMOSは以下のような特性を持つ：
- 低消費電力（Low Power）
- 高集積（High Density）
- 高信頼性（High Reliability）
✅ まとめ｜Summary
| 項目 | 内容（日本語） | 内容（英語） |
|---|---|---|
| 基本構成 | pMOS + nMOS | pMOS + nMOS pair |
| 出力論理 | 入力の論理反転 | Logical inversion of input |
| 電力特性 | 静的電流ゼロ、動的電力小 | Zero static current, low dynamic power |
| 意義 | CMOSは標準的論理回路構成素子 | CMOS is the standard logic gate building block |
📎 次章への接続｜Next Chapter
次章では、このCMOSインバータの応用として、AND, OR, NAND, NOR, XORなどの基本論理回路の構成方法を学びます。
📂 chapter2_comb_logic/：組み合わせ回路の設計と構成