🔮 1.6｜今後の予測（A10以降、ナノワイヤ化、CMOS Beyond）

1.6｜Future Outlook: Post-A10, Nanowire, and CMOS Beyond

📌 概要 / Overview

JP:
TSMCはN2（GAAナノシート）以降、さらに高密度化・低消費電力化を進めるためにナノワイヤ（Nanowire FET）やCFET（Complementary FET）など、ポストCMOS技術の研究を進めています。
A10以降は、半導体材料・パッケージ・アーキテクチャの同時革新が前提となります。

EN:
Beyond N2 (GAA nanosheet), TSMC is researching Nanowire FET and CFET (Complementary FET) as part of post-CMOS technology to further increase density and reduce power.
Post-A10 nodes will require simultaneous innovation in materials, packaging, and architecture.

🚀 技術ロードマップの方向性 / Technology Roadmap Directions

世代 / Generation 予想技術 / Expected Technology 主な課題 / Key Challenges
A10 (〜1nm) 高NA EUV + GAA最適化 / High-NA EUV + optimized GAA 配線遅延、熱管理
A8 ナノワイヤFET / Nanowire FET デバイス変換の設計移行
A6 CFETスタック / CFET Stack CMOS統合の歩留まり・信頼性
A4 2D材料（MoS₂等） / 2D Materials 大面積合成と欠陥制御
A2〜Beyond ポストCMOS（スピントロニクス等） / Post-CMOS (Spintronics, etc.) 新デバイスとシステム統合

🧩 材料・製造・設計の革新 / Innovations in Materials, Manufacturing, and Design

JP:

  1. 材料革新 — 高移動度チャネル材料（Ge, III-V族, 2D材料）
  2. 製造革新 — 原子レベル制御ALD、マルチパターニング＋High-NA EUV
  3. 設計革新 — 3D-IC、チップレット、システムインパッケージ（SiP）

EN:

  1. Material innovation — High-mobility channel materials (Ge, III-V, 2D materials)
  2. Manufacturing innovation — ALD with atomic-level control, multi-patterning + High-NA EUV
  3. Design innovation — 3D-IC, chiplets, system-in-package (SiP)

🌐 システム・応用面での変化 / System & Application Shifts

🔭 予測まとめ / Summary of Predictions

項目 / Item 短期（〜2027） / Short-term 中期（〜2032） / Mid-term 長期（2035〜） / Long-term
デバイス構造 GAA最適化 / Optimized GAA ナノワイヤ / Nanowire CFET / 2D材料
製造装置 High-NA EUV High-NA量産化 新露光方式
設計手法 チップレット標準化 3D-IC高度化 ポストCMOS設計

🧠 補足キーワード / Key Terms

📎 関連リンク / Related Links

🔙 戻る・進む / Navigation