Edusemi-Plus

🔗 Mosys 1T‑SRAM 技術リンク集 / MoSys 1T‑SRAM Reference Links

📘 概要 / Overview

Mosys 社の 1T‑SRAM は、1トランジスタDRAMセル + キャッシュ制御回路で構成され、SRAMライクなアクセス特性と高密度・低消費電力を両立するメモリ技術です。ロジックプロセスで実装可能で、2000年代初期のSoC内蔵SRAM代替技術として注目されました。

---

🌐 外部情報 / External References

• 📄 Wikipedia – 1T‑SRAM
  https://en.wikipedia.org/wiki/1T-SRAM

  概要、技術構造、応用実績（任天堂GameCube、Sony PS2など）を含む詳細解説。

• 📰 Design-Reuse – MoSys unveils 1T-SRAM standard macros
  https://www.design-reuse.com/news/202502606–mosys-unveils-range-of-1t-sram-standard-macros

  標準セルライブラリとしての1T‑SRAMマクロ発表（0.18μm世代）

• 📰 Design-Reuse – Verified on 0.13μm logic process
  https://www.design-reuse.com/news/202502855–mosys-1t-ram-embedded-memory-verified-on-0-13-micron-logic-process

  TSMC 0.13μmロジックプロセス上での検証事例

---

🧠 技術的ポイント / Technical Highlights

項目 / Feature	内容 / Description
セル構成	1トランジスタDRAMセル + キャッシュ付きコントローラ
特徴	SRAMインターフェースで動作 / リフレッシュ不要の仮想管理
実装プロセス	標準ロジックプロセス（例：0.18μm, 0.13μm）で動作可能
用途実績	GameCube, PlayStation 2, TSMC IP提供など

---