🧩 c_to_hdl/

📖 概要 / Overview

JP:
このディレクトリは、Cコードで記述された制御式やアルゴリズムを Verilog HDL に変換するためのプロンプトテンプレート集です。
ChatGPTなどのLLMと連携し、自動コード生成や実装演習を効率的に行うための基盤を提供します。

EN:
This directory contains prompt templates for converting control expressions or algorithms written in C into Verilog HDL.
It is designed to work with ChatGPT or similar LLMs, enabling efficient automatic code generation and hands-on implementation exercises.

📄 内容 / Contents

🔧 使用例 / Usage Examples

• EduController の Part05（制御実装）・Part06（固定小数点化）と連携
  Integrated with Part05 (Control Implementation) and Part06 (Fixed-Point Conversion) in EduController

• PID や FSM 設計と組み合わせた 統合制御演習
  Combined with PID and FSM design for integrated control exercises

例 / Example (C code → Verilog):

// C言語での制御式
output = Kp * error + Ki * integral;

→ prompt.md に貼り付けて Verilog変換を依頼
→ Paste into prompt.md and request Verilog conversion

🛠️ 今後の拡張 / Planned Extensions

• 高度なアルゴリズム対応：状態機械（FSM）、離散フィルタ（FIR/IIR）変換支援
  Support for advanced algorithms such as FSM and discrete filters (FIR/IIR)

• Python（NumPy）→HDL変換：科学計算コードの直接変換テンプレート
  Support for converting Python (NumPy) code directly into HDL

• Simulink→C→HDL連携：matlab_tools/ との統合
  Integration with matlab_tools/ for Simulink → C → HDL workflows

📎 関連リンク / Related Links

• SoC_DesignKit_by_ChatGPT
• PID
• FSM

📄 ライセンス / License

教材・コード・図表の性質に応じた ハイブリッドライセンス を採用
Hybrid licensing based on the nature of materials, code, and diagrams.

🏠 トップページ / Back to Home