⚙️ auto_generator/README.md

このディレクトリは、AITL-Hアーキテクチャに基づくFSM・PIDの構成を
YAMLテンプレート → Cコード → 統合C → Verilog変換 へと導く自動生成支援ツール群を格納します。
This directory contains auto-generation tools that support converting FSM and PID structures in the AITL-H architecture from YAML templates → C code → unified C → Verilog.

🧠 全体フロー

Overall Flow

flowchart TD
    A[YAML仕様記述<br>test_config.yaml] --> B[fsm_auto_gen.py<br>FSM C生成]
    A --> C[pid_auto_gen.py<br>PID C生成]
    B & C --> D[unified.c 作成]
    D --> E[unified_to_verilog.md<br>ChatGPTでVerilog化]
    E --> F[verilog_demo/<br>動作検証へ]

📦 含まれるファイル

Included Files

ファイル名 / File Name 内容 / Description
test_config.yaml FSM / PID / LLMの動作仕様（YAML形式）
Operational specifications of FSM / PID / LLM (YAML format)
fsm_auto_gen.py YAMLからFSM Cコードを生成
Generates FSM C code from YAML
pid_auto_gen.py YAMLからPID Cコードを生成
Generates PID C code from YAML
fsm_generated.c FSMモジュールのC実装
C implementation of FSM module
pid_generated.c PID制御のC実装
C implementation of PID controller
unified.c FSM＋PIDの統合Cコード
Unified C code for FSM and PID
unified_to_verilog.md ChatGPT向けVerilog生成プロンプトテンプレート
Prompt template for Verilog generation using ChatGPT
streamlit_gui.py YAML → CコードGUIツール（Streamlit）
GUI tool for YAML → C code (Streamlit)
streamlit_gui_manual.md GUI操作マニュアル
Manual for the GUI tool

💡 活用方法

How to Use

  1. test_config.yaml を編集（状態遷移／PIDゲインなど記述）
    Edit test_config.yaml (define state transitions, PID gains, etc.)

  2. fsm_auto_gen.py と pid_auto_gen.py を実行 → Cコードが生成される
    Run fsm_auto_gen.py and pid_auto_gen.py to generate C code

  3. unified.c に統合（または手動で結合）
    Merge into unified.c (manually or automatically)

  4. unified_to_verilog.md を使い、ChatGPTでVerilog出力
    Use unified_to_verilog.md with ChatGPT to generate Verilog code

  5. PoC/verilog_demo/ にてテストベンチで検証可能
    Test the output using the testbench in PoC/verilog_demo/

🔗 関連ディレクトリ

  • PoC/verilog_demo/：ChatGPT生成Verilogの動作検証
    Functional verification of Verilog generated via ChatGPT

  • logic_templates/：Verilog雛形と入力テンプレート集
    Verilog templates and input prompt collections

📜 ライセンス

License

MIT License

⚙️ auto_generator/README.md

このディレクトリは、AITL-Hアーキテクチャに基づくFSM・PIDの構成を
YAMLテンプレート → Cコード → 統合C → Verilog変換 へと導く自動生成支援ツール群を格納します。
This directory contains auto-generation tools that support converting FSM and PID structures in the AITL-H architecture from YAML templates → C code → unified C → Verilog.

🧠 全体フロー

Overall Flow

flowchart TD
    A[YAML仕様記述<br>test_config.yaml] --> B[fsm_auto_gen.py<br>FSM C生成]
    A --> C[pid_auto_gen.py<br>PID C生成]
    B & C --> D[unified.c 作成]
    D --> E[unified_to_verilog.md<br>ChatGPTでVerilog化]
    E --> F[verilog_demo/<br>動作検証へ]

📦 含まれるファイル

Included Files

ファイル名 / File Name 内容 / Description
test_config.yaml FSM / PID / LLMの動作仕様（YAML形式）
Operational specifications of FSM / PID / LLM (YAML format)
fsm_auto_gen.py YAMLからFSM Cコードを生成
Generates FSM C code from YAML
pid_auto_gen.py YAMLからPID Cコードを生成
Generates PID C code from YAML
fsm_generated.c FSMモジュールのC実装
C implementation of FSM module
pid_generated.c PID制御のC実装
C implementation of PID controller
unified.c FSM＋PIDの統合Cコード
Unified C code for FSM and PID
unified_to_verilog.md ChatGPT向けVerilog生成プロンプトテンプレート
Prompt template for Verilog generation using ChatGPT
streamlit_gui.py YAML → CコードGUIツール（Streamlit）
GUI tool for YAML → C code (Streamlit)
streamlit_gui_manual.md GUI操作マニュアル
Manual for the GUI tool

💡 活用方法

How to Use

  1. test_config.yaml を編集（状態遷移／PIDゲインなど記述）
    Edit test_config.yaml (define state transitions, PID gains, etc.)

  2. fsm_auto_gen.py と pid_auto_gen.py を実行 → Cコードが生成される
    Run fsm_auto_gen.py and pid_auto_gen.py to generate C code

  3. unified.c に統合（または手動で結合）
    Merge into unified.c (manually or automatically)

  4. unified_to_verilog.md を使い、ChatGPTでVerilog出力
    Use unified_to_verilog.md with ChatGPT to generate Verilog code

  5. PoC/verilog_demo/ にてテストベンチで検証可能
    Test the output using the testbench in PoC/verilog_demo/

🔗 関連ディレクトリ

  • PoC/verilog_demo/：ChatGPT生成Verilogの動作検証
    Functional verification of Verilog generated via ChatGPT

  • logic_templates/：Verilog雛形と入力テンプレート集
    Verilog templates and input prompt collections

📜 ライセンス

License

MIT License

⚙️ auto_generator/README.md

このディレクトリは、AITL-Hアーキテクチャに基づくFSM・PIDの構成を
YAMLテンプレート → Cコード → 統合C → Verilog変換 へと導く自動生成支援ツール群を格納します。
This directory contains auto-generation tools that support converting FSM and PID structures in the AITL-H architecture from YAML templates → C code → unified C → Verilog.

🧠 全体フロー

Overall Flow

flowchart TD
    A[YAML仕様記述<br>test_config.yaml] --> B[fsm_auto_gen.py<br>FSM C生成]
    A --> C[pid_auto_gen.py<br>PID C生成]
    B & C --> D[unified.c 作成]
    D --> E[unified_to_verilog.md<br>ChatGPTでVerilog化]
    E --> F[verilog_demo/<br>動作検証へ]

📦 含まれるファイル

Included Files

ファイル名 / File Name 内容 / Description
test_config.yaml FSM / PID / LLMの動作仕様（YAML形式）
Operational specifications of FSM / PID / LLM (YAML format)
fsm_auto_gen.py YAMLからFSM Cコードを生成
Generates FSM C code from YAML
pid_auto_gen.py YAMLからPID Cコードを生成
Generates PID C code from YAML
fsm_generated.c FSMモジュールのC実装
C implementation of FSM module
pid_generated.c PID制御のC実装
C implementation of PID controller
unified.c FSM＋PIDの統合Cコード
Unified C code for FSM and PID
unified_to_verilog.md ChatGPT向けVerilog生成プロンプトテンプレート
Prompt template for Verilog generation using ChatGPT
streamlit_gui.py YAML → CコードGUIツール（Streamlit）
GUI tool for YAML → C code (Streamlit)
streamlit_gui_manual.md GUI操作マニュアル
Manual for the GUI tool

💡 活用方法

How to Use

  1. test_config.yaml を編集（状態遷移／PIDゲインなど記述）
    Edit test_config.yaml (define state transitions, PID gains, etc.)

  2. fsm_auto_gen.py と pid_auto_gen.py を実行 → Cコードが生成される
    Run fsm_auto_gen.py and pid_auto_gen.py to generate C code

  3. unified.c に統合（または手動で結合）
    Merge into unified.c (manually or automatically)

  4. unified_to_verilog.md を使い、ChatGPTでVerilog出力
    Use unified_to_verilog.md with ChatGPT to generate Verilog code

  5. PoC/verilog_demo/ にてテストベンチで検証可能
    Test the output using the testbench in PoC/verilog_demo/

🔗 関連ディレクトリ

  • PoC/verilog_demo/：ChatGPT生成Verilogの動作検証
    Functional verification of Verilog generated via ChatGPT

  • logic_templates/：Verilog雛形と入力テンプレート集
    Verilog templates and input prompt collections

📜 ライセンス

License

MIT License
教育・研究・開発目的での自由な利用と拡張を歓迎します。
Freely usable and extensible for educational, research, and development purposes.